新聞中心

EEPW首頁 > 嵌入式系統 > 業界動態 > 米爾ARM+FPGA架構開發板PCIE2SCREEN示例分析與測試

米爾ARM+FPGA架構開發板PCIE2SCREEN示例分析與測試

作者:時間:2023-02-24來源:電子產品世界收藏

本次測試內容為基于的米爾MYD-JX8MMA7其ARM端的測試例程pcie2screen并介紹一下FPGA端程序的修改。

本文引用地址:http://www.newmiphone.com/article/202302/443693.htm

01.測試例程pcie2screen
例程pcie2screen是配合MYD-JX8MMA7所帶的MYIR_PCIE_5T_CMOS 工程的測試例,它的作用是顯示FPGA所連接的攝像頭所采集的視頻。運行該程序后屏幕會顯示一個標題為demo的窗口。

image.png

使用鼠標點擊 ready按鈕,demo 窗口會顯示連續的視頻,說明攝像頭、DDR、PCIE接口各部分正常。如果沒有接攝像頭,該程序會顯示雜亂無章的圖像。
該測試例的源碼沒有包括在SDK中,可以向米爾公司的技術人員索取。該實例程序是用Qt開發的,使用了OpenGL技術。程序包括以下幾個主要的類:

●   MainWindow:QMainWindow子類,是顯示窗口的。

●   uOpenglYuv:QOpenGLWidget子類,用于顯示采集到的圖像。該類的initializeGL函數用于初始化OpenGL。paintGL函數是用于繪制圖像的,其中最核心的語句是:

glTexImage2D(GL_TEXTURE_2D, 0, GL_RGBA, vW, vH, 0, GL_RGBA, GL_UNSIGNED_BYTE, pRGB);

其中的pRGB保存從FPGA讀取的數據。從這句我們可以看出該程序所要求的圖像的格式。

●   xdma_getImg:主線程類

●   xdma_programe:對RIFFA接口進行了封裝,其中的read_pack用于讀取FPGA數據,被主線程循環調用。其函數定義如下:

int xdma_programe::read_pack(char *pData, int len)

{

//int buffer[1920 * 1080];

//int buffer[1024 * 768];

int buffer[1280 * 720];

int i;

if(dev_fd != NULL)

{

fpga_send(dev_fd, 0, buffer, len / 4, 0, 1, 25000);

fpga_recv(dev_fd, 0, buffer, len / 4, 25000);

memcpy(pData, (char *)buffer, len);

return len;

}

else

{

return 0;

}

}

從函數中可以看出,在每次讀數據前,該函數先向FPGA寫一次數據(數據無意義,和FPGA的狀態機有關),每次讀入一整幀的數據。

02.FPGA端程序的修改
FPGA端的邏輯控制在chnl_tester.v中,它定義了一個狀態機,用于對數據收發進行控制。狀態機定義如下:

always @(posedge CLK or posedge RST) begin

if (RST) begin

rLen <= #1 0;

rCount <= #1 0;

rState <= #1 0;

rData <= #1 0;

vout_vs_r <= #1 0;

end

else begin

case (rState)

3'd0: begin // Wait for start of RX, save length

if (CHNL_RX) begin

rLen <= #1 CHNL_RX_LEN;

rCount <= #1 0;

rState <= #1 3'd1;

end

end

3'd1: begin // Wait for last data in RX, save value

if (CHNL_RX_DATA_VALID) begin

rData <= #1 CHNL_RX_DATA;

rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);

end

if (rCount >= rLen)begin

rState <= #1 3'd2;

end

end

3'd2: begin // Prepare for TX

if (read_valid) begin                

rCount <= #1 0;

rState <= #1 3'd3;

end

end

3'd3: begin // Start TX with save length and data value

if (CHNL_TX_DATA_REN) begin

//rData <= #1 data_in;

rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);

if (rCount >= rLen)

rState <= #1 3'd4;

end

end

3'd4: begin

if (vout_vs_r)         

rState <= #1 3'd5;

else begin                

vout_vs_r <= #1 1;

rState <= #1 3'd4;

rCount <= #1 0;

end

end        

3'd5: begin

if (vs_flag) begin         

rState <= #1 3'd0;

vout_vs_r <= #1 0;

end

else                 

rState <= #1 3'd5;

end                                      

endcase

end

end

我們手頭沒有攝像頭進行測試,所以簡單修改該程序,使程序發送藍色漸變色帶信號。
核心修改如下:

……

reg [31:0] rColor = 0;

……

assign CHNL_TX_DATA = (read_en)? {rColor, rColor}:64'd0;

……

3'd3: begin // Start TX with save length and data value

if (CHNL_TX_DATA_REN) begin

//rData <= #1 data_in;

//if (rCount % 5 == 4)

rColor <= #1 rColor + 1;

if(rColor >= 255)

rColor <= #1 0;

rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);

if (rCount >= rLen)

rState <= #1 3'd4;

end

end

……

03.測試結果

我們沒有修改ARM端的測試程序,仍然使用廠家提供的pcie2screen,只是重新燒寫FPGA程序。程序的運行效果參見如下:

1677209158147718.png

米爾MYC-JX8MMA7。
米爾MYC-JX8MMA7及開發板,采用ARM+FPGA的處理架構,采用NXP i.MX8M Mini及Xilinx Artix-7處理器,四核 Cortex-A53、Cortex-M4、Artix-7 CPU,1.8GHz主頻,基于ARM+FPGA處理架構,具備高性能、低成本、低功耗等特點,兩者各司其職,各自發揮原本架構的獨特優勢。搭載的Artix-7 CPU對標Zynq 7010的FPGA資源,能夠滿足高速數據采集的需求,并且采用PCIE高速通信,支持200~300MB/S的通信能力。能夠提供出色的視頻和音頻體驗,將媒體的特定功能與針對低功耗優化的高性能處理相結合,具備1080p 60Hz的H.265和VP9解碼器,滿足高清顯示的要求。

1677209186116471.png

為了方便開發者研究評估,米爾提供配套MYD-JX8MMA7開發板,采用12V/2A直流供電,搭載了1路千兆以太網接口、2路SFP光模塊接口、1路USB2.0協議M.2 B型插座的5G模塊接口、1路SDIO/串口協議的WIFI/藍牙接口、1路HDMI顯示接口、1路LVDS顯示接口、1路MIPI CSI接口、1路DVP攝像頭接口、1路音頻輸入輸出接口、2路USB HOST Type A、1路USB Type-C、2路Micro SD、1路FMC擴展接口、1路兼容樹莓派擴展模塊接口。

關于米爾,領先的嵌入式處理器模組廠商。

1677209202370927.png



評論


相關推薦

技術專區

關閉
免费一级在线观看a片视频