新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > PCB傳統四層堆疊的缺點

PCB傳統四層堆疊的缺點

作者:時間:2023-07-07來源:收藏

如果層間電容不夠大,電場將分布在電路板相對較大的區域上,從而層間阻抗減小,返回電流可以流回頂層。在這種情況下,該信號產生的場可能會干擾附近改變層的信號的場。這根本不是我們所希望的。不幸的是,在 0.062 英寸的 4 層板上,各層之間的距離較遠(至少 0.020 英寸,如圖 1 和圖 2 所示),并且層間電容很小。

本文引用地址:http://www.newmiphone.com/article/202307/448419.htm

當走線從第 1 層更改為第 4 層或反之亦然時,圖 1 和圖 2 中的層疊的個問題就會出現。如圖 3 所示。

PCB傳統四層堆疊的缺點


圖 3.圖片由Altium提供。

該圖顯示,當信號走線從第 1 層到第 4 層(紅線)時,返回電流也必須改變平面(藍線)。如果信號的頻率足夠高并且平面靠得很近,則返回電流可以流過接地層和電源層之間存在的層間電容。然而,由于缺少返回電流的直接導電連接,會導致返回路徑中斷,我們可以將這種中斷想象為平面之間的阻抗(見圖 4)。

PCB傳統四層堆疊的缺點


圖 4.圖片由電磁兼容性工程提供。

如果層間電容不夠大,電場將分布在電路板相對較大的區域上,從而層間阻抗減小,返回電流可以流回頂層。在這種情況下,該信號產生的場可能會干擾附近改變層的信號的場。這根本不是我們所希望的。不幸的是,在 0.062 英寸的 4 層板上,各層之間的距離較遠(至少 0.020 英寸,如圖 1 和圖 2 所示),并且層間電容很小。因此,就會出現上述的電場干擾。這可能不會導致信號完整性問題,但肯定會產生更多的 EMI。這就是為什么在使用圖 1 和圖 2 所示的層疊時,我們避免更改層,特別是對于時鐘等高頻信號。
通常的做法是在過渡過孔附近添加一個去耦電容器,以降低返回電流所經歷的阻抗(參見圖 5)。然而,這種去耦電容器由于其自諧振頻率較低,因此對于甚高頻信號無效。對于頻率高于 200-300 MHz 的交流信號,我們不能依靠去耦電容器來創建低阻抗返回路徑。因此,我們需要一個去耦電容器(對于 200-300 MHz 以下)和一個相對較大的板間電容以用于更高的頻率。

PCB傳統四層堆疊的缺點


圖 5 圖片由Altium提供。

通過不改變關鍵信號的層可以避免上述問題。然而,四層板的小板間電容導致了另一個嚴重的問題:電力傳輸。時鐘數字IC通常需要大的瞬態電源電流。隨著 IC 輸出的上升/下降時間縮短,我們需要以更高的速率提供能量。為了提供電荷源,我們通常將去耦電容器放置在非??拷總€邏輯 IC 的位置。然而,存在一個問題:當我們超出自諧振頻率時,去耦電容器無法有效地存儲和傳遞能量,因為在這些頻率下,電容器將像電感器一樣工作。
由于當今大多數 IC 都具有快速上升/下降時間(約 500 ps),因此我們需要一個額外的去耦結構,其自諧振頻率高于去耦電容器的自諧振頻率。電路板的層間電容可以是一種有效的去耦結構,前提是各層彼此足夠接近以提供足夠的電容。因此,除了采用常用的去耦電容器外,我們更喜歡采用緊密間隔的電源層和接地層來為數字 IC 提供瞬態電源。
請注意,由于通用的電路板制造工藝,我們通常在四層板的第二層和第三層之間沒有薄絕緣體。在第 2 層和第 3 層之間具有薄絕緣體的四層板的成本可能比傳統的四層板高得多。



關鍵詞: PCB

評論


相關推薦

技術專區

關閉
免费一级在线观看a片视频