- 阻抗可能是用于普遍概括電子學所有領域信號行為的一項指標。在 PCB 設計中設計具體應用時，我們總是有一些希望實現的目標阻抗，無論是射頻走線、差分對，還是阻抗匹配網絡。要想確保電源完整性，就要按照 PDN 目標阻抗進行設計，但如何確定 PDN 目標阻抗是一項不小的挑戰。本文要點●將 PDN阻抗設計為目標值有助于確保設計的電源穩定性?！馪DN 目標阻抗在一定程度上會決定 PDN 上測得的任何電壓波動?！翊_定目標阻抗需要考慮 PDN 上允許的電壓波動、輸出信號上允許的抖動，或將兩者都考慮在內。阻抗可能是用于普遍
- 關鍵字：
電源完整性
- 電源完整性（PI，Power Integrity)就是為板級系統提供一個穩定可靠的電源分配系統（PDS）。實質上是要使系統在工作時，電源、地噪聲得到有效的控制，在
- 關鍵字：
PCB設計 電源完整性 仿真
- 數十年來，半導體行業在超級集成的道路上暢通無阻，一方面可以提高功能和性能，另一方面可以降低系統成本。不過，標準的做法是將越來越多的功能塞進單個裸片上，當您想要集成某些采用不同制程的功能時，這條路就走不通了。這就是為什么3D IC- 將3D模塊和內插器集成在一起變得越來越流行的原因。當前，一個流行的應用案例是將高帶寬存儲器與處理器并排結合在一起，在DRAM堆棧和主存儲器之間直接通過低阻抗/高度并行連接實現更高帶寬的通信。
當然，每個設計創新都會帶來新的設計問題。其中之一就是如何管理這些系統一直到封
- 關鍵字：
電源完整性 IC設計
- 引言：信號完整性和電源完整性是兩種不同但領域相關的分析，涉及數字電路正確操作。在信號完整性中，重點是確保傳輸的1在接收器中看起來就像 1(對0同樣如此)。在電源完整性中，重點是確保為驅動器和接收器提供足夠
- 關鍵字：
信號完整性 電源完整性
- 針對空空導彈高速圖像信息處理板上出現的電壓壓降較大，導致集成電路無法正常工作的問題，將電源完整性理論與PCB設計實例相結合，提出了解決高速印制電路板中電源完整性的措施，并將壓降控制在0.5%以內，為目益復雜的高速印制電路板設計提供了參考。
- 關鍵字：
電源完整性 諧振 直流壓降
- 本文提出的是一種基于平面型EBG (Electromagnetic Bandgap)結構的創新型結構，對于同步開關噪聲(Simultaneous Switching Noise, SSN)的抑制有更優秀的特性。我們設計的這款新型EBG結構，是在周期性L-bridge EBG結構的基礎上，在一些單元內插小型的L-bridge EBG。通過仿真驗證，此結構具有傳統型L-bridge EBG結構所不具有的超帶寬抑制能力和較大的抑制深度。然后我們運用電路模型和平行板諧振腔原理分析了該結構上下變頻。另外，通過3-D
- 關鍵字：
EBG SSN 電源完整性 IR-Drop 201607
- 為PCB(印刷電路板)上的芯片提供電能不再是一種簡單的工作。過去，通過細走線將IC連接到電源和地就行了，這些走線占不了多少空間。當芯片速度升高時，就要用低阻抗電源為它們供電，如用PCB上的一個電源層。有時候，只需要用四層電路板上的一個電源層和一個地層，就可以解決大多數電源完整性問題。除了電源層以外，還可以為每只IC去耦，以解決設計中繁瑣的電源問題?！ 〔贿^，現在的PCB空間(還有成本與你的日程)都很緊張，這些問題也帶來了對電源的影響。Mentor Graphics公司的仿真與模擬系列產品高級
- 關鍵字：
Mentor 電源完整性
- 在移動計算時代，片上系統（SoC）的設計已經變得更為復雜，因為在設計過程中面臨著諸多挑戰，如需遵循針對高級流程節...
- 關鍵字：
電源完整性 簽核
- 當今，隨著芯片的集成度和復雜性越來越高，芯片已經達到了上億門，未來可能達到10億門級。因此，設計人員在電源分析和簽收(Signoff)上花費的時間越來越長(圖1)。
- 關鍵字：
Cadence Voltus 電源完整性
- ESR對反諧振（Anti-Resonance）的影響Anti-Resonance 給電源去耦帶來麻煩，但幸運的是，實際情況不會像圖12顯示的 ...
- 關鍵字：
電源完整性 ESR對 反諧振
- 前面我們提到過，瞬態電流的變化相當于階躍信號，具有很寬的頻譜。因而，要對這一電流需求補償，就必須在很寬的頻率 ...
- 關鍵字：
電源完整性 電容組合
- 印刷電路板（PCB）設計解決方案市場和技術領軍企業Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產品，滿足業內高端設計者對于高性能電子產品的需求。HyperLynx PI產品不僅提供簡
- 關鍵字：
PCB 電源完整性 分析 系統設計
- 使用基于電磁場分析的設計軟件來選擇退耦電容的大小及其放置位置可將電源平面與地平面的開關噪聲減至最小。
隨著信號的沿變化速度越來越快，今天的高速數字電路板設計者所遇到的問題在幾年前看來是不可想象的。對于小于1納秒的信號沿變化，PCB板上電源層與地層間的電壓在電路板的 各處都不盡相同，從而影響到IC芯片的供電，導致芯片的邏輯錯誤。為了保證高速器件的正確動作，設計者應該消除這種電壓的波動，保持低阻抗的電源分配路徑。
為此，你需要在電路板上增加退耦電容來將高速信號在電源層和地層上產生的噪聲降至最低
- 關鍵字：
地彈噪聲 電源技術 電源完整性 仿真 高速PCB 模擬技術 PCB 電路板
電源完整性介紹
您好，目前還沒有人創建詞條電源完整性!
歡迎您創建該詞條，闡述對電源完整性的理解，并與今后在此搜索電源完整性的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
