首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cadence

cadence 文章 進入cadence技術社區

DDR5時代來臨,新挑戰不可忽視

  • 在人工智能(AI)、機器學習(ML)和數據挖掘的狂潮中,我們對數據處理的渴求呈現出前所未有的指數級增長。面對這種前景,內存帶寬成了數字時代的關鍵“動脈”。其中,以雙倍數據傳輸速率和更高的帶寬而聞名的 DDR(Double Data Rate)技術作為動態隨機存取存儲器(DRAM)的重要演進,極大地推動了計算機性能的提升。從 2000 年第一代 DDR 技術誕生,到 2020 年 DDR5,每一代 DDR 技術在帶寬、性能和功耗等各個方面都實現了顯著的進步。如今,無論是 PC、筆電還是人工智能,各行業正在加
  • 關鍵字: DDR5  Cadence  Sigrity X  

Cadence推出面向硅設計的全新Neo NPU IP和NeuroWeave SDK,加速設備端和邊緣AI性能及效率

  • ●? ?Neo NPU可有效地處理來自任何主處理器的負載,單核可從 8 GOPS 擴展到 80 TOPS,多核可擴展到數百 TOPS●? ?AI IP可提供業界領先的 AI 性能和能效比,實現最佳 PPA 結果和性價比●? ?面向廣泛的設備端和邊緣應用,包括智能傳感器、物聯網、音頻/視覺、耳戴/可穿戴設備、移動視覺/語音 AI、AR/VR 和 ADAS●? ?全面、通用的 NeuroWeave SDK 可通過廣泛的 Caden
  • 關鍵字: Cadence  Neo NPU IP  NeuroWeave SDK  

Cadence推出新一代可擴展Tensilica處理器平臺,推動邊緣普適智能取得新進展

  • 中國上海,2023 年 8 月 4 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布推出 Cadence? Tensilica? Xtensa? LX8 處理器平臺,作為其業界卓越的 Xtensa LX 處理器系列第 8 代產品的基礎。Xtensa LX8 處理器提供了重要的新功能,旨在滿足基于處理器的 SoC 設計不斷高漲的系統級性能和 AI 需求,同時為客戶提供經過能效優化的 Tensilica IP 解決方案。這些性能增強順應了汽車、消費電子和深度嵌入式計算領域的邊緣
  • 關鍵字: Cadence  Tensilica  

用于蜂窩式物聯網應用的多波段有源天線調諧器

  • 自從便攜式電話在 20 世紀 80 年代問世以來,新的無線電技術不斷更迭,移動通信行業呈現爆炸式增長。伴隨每一代無線電技術的問世,都涌現出了新的服務和業務機會,引領了所謂的“第三次通信浪潮”。由 5G 和未來 6G 技術賦能的技術革新將為更多行業和社會新型服務提供支持,直到 2030 年及以后(圖 1)。自從便攜式電話在 20 世紀 80 年代問世以來,新的無線電技術不斷更迭,移動通信行業呈現爆炸式增長。伴隨每一代無線電技術的問世,都涌現出了新的服務和業務機會,引領了所謂的“第三次通信浪潮”。由 5G 和
  • 關鍵字: Cadence  物聯網  天線調諧器  

Cadence推出Joules RTL Design Studio,將RTL生產力和結果質量提升到新的高度

  • ·? ?將 RTL 收斂速度加快 5 倍,結果質量改善 25%·? ?RTL 設計師可快速準確地了解物理實現指標,根據提供的指引有效提升 RTL 性能·? ?與 Cadence Cerebrus 和 Cadence JedAI Platform 集成,實現 AI 驅動的 RTL 優化中國上海,2023 年 7 月 17 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布推出 Cadence? Joules? RTL
  • 關鍵字: Cadence  RTL  

Cadence并購英國半導體設計公司Pulsic

  • 據外媒EENews消息,美國Cadence公司并購了總部位于英國布里斯托爾(Bristol)的Pulsic半導體設計公司。報道稱,一位發言人證實交易已經完成,并表示將在未來幾周內提供更多細節。據悉,Pulsic于2000年由來自Zuken的工程師組成,他們在布里斯托爾也有一個工具設計中心。資料顯示,Cadence成立于1988年,由ECAD Systems和SDA Systems兩個公司合并而成,目前已成為全球EDA龍頭企業之一。Pulsic亦是一家擁有20多年歷史的EDA軟件公司,已為全球存儲、FP
  • 關鍵字: Cadence  Pulsic  

Cadence發布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

  • 3nm 時代來臨了!Cadence 在 2023 年 TSMC 北美技術研討會期間發布了面向臺積電 3nm 工藝(N3E)的 112G 超長距離(112G-ELR)SerDes IP 展示,這是 Cadence 112G-ELR SerDes IP 系列產品的新成員。在后摩爾時代的趨勢下,FinFET 晶體管的體積在 TSMC 3nm 工藝下進一步縮小,進一步采用系統級封裝設計(SiP)。通過結合工藝技術的優勢與 Cadence 業界領先的數字信號處理(DSP)SerDes 架構,全新的 112G-ELR
  • 關鍵字: Cadence  TSMC  3nm工藝  SerDes IP  

Cadence 推出開拓性的 Virtuoso Studio

  • ·       這是一個業界用于打造差異化定制芯片的領先平臺,可借助生成式 AI 技術顯著提升設計生產力;·       Virtuoso Studio 與 Cadence 最前沿的技術和最新的底層架構集成,助力設計工程師在半導體和 3D-IC 設計方面取得新突破;·       依托 30 年來在全線工藝技術方面取得的行業領先
  • 關鍵字: Cadence  Virtuoso Studio    

Cadence 加強其 Tensilica Vision 和 AI 軟件合作伙伴生態

  • 新加入的生態系統成員包括 Kudan 和 Visionary.ai,有助于快速部署高性能、高能效的基于 SLAM 和 AI ISP 的解決方案 中國上海,2023 年 4 月 12 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布歡迎 Kudan 和 Visionary.ai 加入 Tensilica 軟件合作伙伴生態系統,他們將為 Cadence? Tensilica? Vision DSP 和 AI 平臺帶來業界領先的同步與地圖構建 (SLAM)和 AI 圖像
  • 關鍵字: Cadence  Tensilica Vision  AI 軟件  

Cadence 推出 Allegro X AI,旨在加速 PCB 設計流程,可將周轉時間縮短 10 倍以上

  • 中國上海,2023 年 4 月 7 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出 Cadence? Allegro? X AI technology,這是 Cadence 新一代系統設計技術,在性能和自動化方面實現了革命性的提升。這款 AI 新產品依托于 Allegro X Design Platform 平臺,可顯著節省 PCB 設計時間,與手動設計電路板相比,在不犧牲甚至有可能提高質量的前提下,將布局布線(P&R)任務用時從數天縮短至幾分鐘。?
  • 關鍵字: Cadence  Allegro  PCB  

電路老化不均勻成為 IC 設計師面對的大問題

  • 半導體行業在了解 IC 老化如何影響可靠性方面正在取得進展,但仍有問題待解決。
  • 關鍵字: Cadence  仿真  

Cadence榮獲六項2022 TSMC OIP年度合作伙伴大獎

  • 內容提要:·?????? Cadence 憑借關鍵的 EDA、云和 IP 創新榮獲 TSMC 大獎;·?????? Cadence 是 TSMC 3DFabric 聯盟的創始成員之一。?中國上海,2022年12月14日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布,其 EDA、IP 和云計算解決方案獲得了 TSMC 頒發的六項 Open Innova
  • 關鍵字: Cadence  2022 TSMC OIP  

聯電與Cadence共同開發認證的毫米波參考流程達成一次完成硅晶設計

  • 聯華電子與全球電子設計創新領導廠商益華計算機(Cadence Design Systems, Inc.)于今(30)日宣布雙方合作經認證的毫米波參考流程,成功協助亞洲射頻IP設計的領導廠商聚睿電子(Gear Radio Electronics),在聯電28HPC+ 制程技術以及Cadence? 射頻(RF)解決方案的架構下,達成低噪音放大器 (LNA) IC一次完成硅晶設計(first-pass silicon success) 的非凡成果。 經驗證的聯電28HPC+解決方案非常適合生產應用于高
  • 關鍵字: 聯電  Cadence  毫米波參考流程  

Cadence Certus新品亮相!助力全芯片并行優化和簽核速度提高10倍

  • 內容提要:●? ?為客戶提供業內首個具有大規模并行和分布式架構的完全自動化環境;●? ?支持無限容量的設計優化和簽核,周轉時間縮短至一夜,同時大幅降低設計功耗;●? ?支持云的解決方案,推動新興設計領域的發展,包括超大規模計算、5G 通信、移動、汽車和網絡??请娮樱绹?Cadence 公司)近日宣布推出新的 Cadence??Certus??Closure Solution,以應對不斷增長的芯片級設計尺寸和復雜性挑戰。Ca
  • 關鍵字: Cadence  并行優化  簽核速度  
共343條 1/23 1 2 3 4 5 6 7 8 9 10 » ›|
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
免费一级在线观看a片视频